**未來功率器件 寬能帶隙材料介紹

**未來功率器件 寬能帶隙材料介紹
對於功率電子而言，寬能帶隙材料能夠以相同甚至更低的成本，顯著改善效率、尺寸及重量等指標。簡單地說，寬能帶隙器件具有優勝10倍的導通和開關性能，這種性能提升對於風能和太陽能、混合動力以及電動車輛的普及是至關重要的。即便功率電子**成本在不斷降低，其成本仍然是這類係統成本中不斷增加的部分。例如：太陽能電池板的成本較係統綜合係統的成本下降得快些。為了儘可能節省每一瓦功率，智能係統控製是一種必須的做法，同樣重要的是：功率器件需要儘可能高效地提供每一瓦功率。那麼，促進寬能帶隙器件的使用還有什麼要做? 矽功率器件的未來又是什麼呢?

首先來看看碳化矽。關於碳化矽功率器件的開發已經持續了20多年了。600V肖特基二極管作為**款商用功率器件出現在10年前，而後逐步發展成結勢壘混合PiN的肖特基二極管。碳化矽器件的好處在於其材料的耐用性。熱傳導性較矽器件提升三倍，同質性的基底和外延層允許垂直功率器件在矽片上均勻地散熱，可以耐受大浪湧電流、高瞬態電壓和高功率。

現今，碳化矽晶體管開關正在進行*初的商業化，早期的MOSFET具有相對較高的導通阻抗，並且由於表麵溝道活動性和柵極電介質應力而仍然有其局限性。新型MOSFET正處於開發之中，並可部分克服這些局限性。雙極和JFET器件避免了這些問題，因此具有接近理論極限的更低阻抗。雙極器件通常處於關斷狀態，這在大多數應用中是必需的。新型BJT具有無存儲時間、20ns開關時間、100以上的大電流增益、大電流下無增益下降、有益於穩定的負增益和Vcesat 溫度係數，並且無二次擊穿等特性。雖然可以製造JFET在零柵極偏置電壓下完成夾斷，但這也增大了導通狀態的電壓，也將柵極電壓的擺幅限製在3V以內。通常導通的JFET的傳導損耗幾乎與雙極器件持平，但是一般要求以串聯方式將器件聯成共發共基放大器（cascode），或者在允許“常開”工作的情況下至少是負驅動。

氮化镓器件又如何呢？30V至200V的更低電壓器件已經麵市。在100 V以下時，這種器件實際上具有比矽器件更高的導通阻抗。柵極電荷方麵的少許優勢是這些器件所具有的**先進之處，而在冇有柵穿效應的情況下驅動器件會成為挑戰。這些器件中有一些是在碳化矽基層襯底上構建的，但是由於成本原因，大多數公司傾向於采取在矽基層上製作GaN外延的方式。由於存在廣泛的晶體失配現象，這無疑成為嚴峻的工藝挑戰；MOCVD工藝正處於開發之中，該工藝能夠使層厚達到數微米，足夠滿足處理600 V電壓的要求，而冇有過度的翹曲和變形。由於失配引起的不可避免的斷層通常在109/cm2的範圍內，需要給予抑製，以避免導電矽基層的泄漏，重要的是在薄膜中加入特彆的雜質，以控製泄漏電流以及體電荷陷落。表麵電荷和體電荷的陷落會引起導通電壓的增加以及阻斷電壓的不穩定。幸運的是，*近在解決這些不穩定性方麵已經取得了很大的進步。

從理論上講，氮化镓垂直器件在傳導率方麵優於碳化矽器件。這一點常用明確的Rdson對比額定BV圖形來表示。問題在於缺乏具有合理的成本和直徑的均勻的氮化镓基層。因此，幾乎所有的努力都放在了橫向高電子遷移率晶體管(HEMT)上麵，這些晶體管並未延續垂直器件的思路。這些器件的性能取決於減小特征尺寸、2維電子氣(2DEG)接觸阻抗以及漏極漂移長度。這意味要獲取低阻抗，高表麵電場是不可避免的，並且這些器件不能承受很大的雪崩電流。這些器件必須采取保守設計的方式，以確保瞬變電壓值不會達到實際器件的擊穿電壓。高電子遷移率晶體管是帶有漏肖特基柵極的常開器件，所以，對於高電壓一般采用一種絕緣柵極結構和常閉器件設計中的一種**方法。

碳化矽器件成功的關鍵是加快了解成本和材料缺陷方麵的知識，開發基底和外延生產能力，並轉換至150mm晶圓尺寸，以便使用廣泛的晶圓生產能力。預計在今後2至3年將會出現600V至1700V以及電壓更高的商用器件。氮化镓器件成功的關鍵在於提高150mm至200mm晶圓的產量以及降低MOCVD工藝的成本，采用能夠承受高工作電壓和表麵電場應力的器件和材料設計。這在100V至600V器件的開發中已經開始實施，預計在未來2至3年這些器件的產量會快速攀升。